松果财经获悉，1月5日，长电科技宣布，公司XDFOI? Chiplet高密度多维异构集成系列工艺已按计划进入稳定量产阶段，同步实现国际客户4nm节点多芯片系统集成封装产品出货，最大封装体面积约为1500mm?的系统级封装。
此前，应市场发展之需，长电科技于2021年7月正式推出面向Chiplet（小芯片）的高密度多维异构集成技术平台XDFOI?，利用协同设计理念实现了芯片成品集成与测试一体化，涵盖2D、2.5D、3D Chiplet集成技术。
经过持续研发与客户产品验证，长电科技XDFOI?不断取得突破，可有效解决后摩尔时代客户芯片成品制造的痛点，通过小芯片异构集成技术，在有机重布线堆叠中介层（RDL Stack Interposer，RSI）上，放置一颗或多颗逻辑芯片（CPU/GPU等），以及I/O Chiplet和/或高带宽内存芯片（HBM）等，形成一颗高集成度的异构封装体。
目前，长电科技XDFOI?技术可将有机重布线堆叠中介层厚度控制在50μm以内，微凸点（?Bump）中心距为40μm，实现在更薄和更小单位面积内进行高密度的各种工艺集成，达到更高的集成度、更强的模块功能和更小的封装尺寸。
此外，该技术还可以在封装体背面进行金属沉积，在有效提高散热效率的同时，根据设计需要增强封装的电磁屏蔽能力，提升芯片成品良率。
来源：松果财经